Космический факультет

Кафедра К3
«Прикладная математика, информатика и вычислительная техника»

Телефон: 8 (498) 687-43-52
ГУК, ауд. 447
E-Mail: caf-pm@mgul.ac.ru, caf-vt@mgul.ac.ru


Схемотехника ЭВМ

Вопросы к экзамену

  1. Понятие системы элементов ЭВМ и их классификация
  2. Понятие микросхемы. Критерии оценки ее сложности. Два направления схемотехники.
  3. Понятие серии микросхем. Основные параметры микросхем.
  4. Взаимосвязь параметров ИС. Обобщенные характеристики ИС.
  5. Причины совместного применения ИМС различных серий. Согласование ИМС различных серий по уровню логических сигналов.
  6. Согласование ИМС различных серий по входному и выходному току.
  7. Реализация КС общего вида на элементах «И-НЕ».
  8. Реализация КС общего вида на элементах «И-ИЛИ-НЕ» и расширителях по «ИЛИ».
  9. Реализация КС общего вида с применением «монтажного ИЛИ».
  10. Преобразователи кода общего вида. Классификация преобразователей кода.
  11. Дешифраторы и методы их построения на базе МИС.
  12. Дешифраторы-демультиплексоры и построение на их основе многоразрядных дешифраторов.
  13. Шифраторы.
  14. Полные приоритетные Шифраторы.
  15. Неполные приоритетные Шифраторы.
  16. Мультиплексоры и их назначение. Функциональная схема мультиплексора и ее модификации. Реализация на мультиплексоре с К адресными входами функций от К переменных.
  17. Реализация на мультиплексоре с К адресными входами функций от более чем К переменных.
  18. Методы построения мультиплексоров с заданным количеством адресных входов.
  19. Компараторы, реализующие отношения между многоразрядным словом и константой.
  20. Компараторы, реализующие отношения между двумя многоразрядными словами.
  21. Синтез схем асинхронного RS триггера.
  22. Синхронные одноступенчатые триггеры.
  23. Двухступенчатые триггеры.
  24. Триггеры с динамическим управлением.
  25. Комбинированные триггеры и триггеры со сложной логикой. Особенности применения универсальных триггеров.
  26. Регистры и их классификация. Регистры хранения.
  27. Построение сдвиговых и многофункциональных регистров на базе МИС.
  28. Построение сдвиговых регистров на базе СИС.
  29. Циклические сдвиговые регистры и счетчики Джонсона.
  30. Двоичные счетчики на базе счетчика Джонсона.
  31. Построение многофункциональных регистров на базе СИС.
  32. Кольцевые счетчики.
  33. Генераторы чисел на основе кольцевого счетчика
  34. Параллельные генераторы чисел
  35. Генераторы чисел на базе счетчика Джонсона с преобразователем кодов
  36. Параллельные счетчики
  37. Последовательные счетчики
  38. Параллельно-последовательные счетчики
  39. Генераторы чисел на базе кольцевого счетчика
  40. Генераторы чисел на базе двоичного счетчика (или счетчика Джонсона) с преобразователем кодов.
  41. Параллельные генераторы чисел
  42. Генераторы чисел на базе сдвигового регистра
  43. Мажоритарные схемы
  44. Схемы контроля четности.
  45. Последовательные комбинационные сумматоры
  46. Быстродействующие последовательные сумматоры
  47. Сумматоры с одновременным переносом
  48. Сумматоры с групповым переносом
  49. АЛУ
  50. Построение управляемых информационных шин на базе мультиплексоров
  51. Построение управляемых информационных шин на базе шинных формирователей
  52. Организация обмена данными между управляемыми шинами
  53. Особенности развития ИС высокой степени интеграции
  54. ПЗУ и его организация
  55. Наращивание ПЗУ по входам и выходам
  56. Программируемые и репрограммируемые ПЗУ, ПЗУ с выходами на элементах с ОК.
  57. ПЛМ, их назначение и организация. Реализация на ПЛМ систем булевых функций.
  58. Сравнение эффективности применения для реализации систем булевых функций ПЛМ и ПЗУ.
  59. Применение скобочных форм функций при их реализации на ПЛМ
  60. Расширение ПЛМ по входам
  61. Расширение ПЛМ по выходам и термам
  62. Модификации ПЛМ и их схемотехнические особенности
  63. Программируемые матрицы вентилей
  64. Матричные БИС
  65. Программируемые мультиплексоры и программируемые матрицы логики
  66. Микросхемы FPGA
  67. Вспомогательные элементы
Административный раздел