Кафедра К3 Прикладная математика, информатика
и вычислительная техника

Организация ЭВМ и систем

Преподаватель: Ефремов Николай Владимирович.
E-mail: efremovnv@bmstu.ru, nvlefremov@mail.ru.
Идентификатор персональной конференции для дистанционных занятий и консультаций через Zoom: 727 418 67 26. Пароль: 553695.

Направление подготовки: 09.03.01 «Информатика и вычислительная техника»
Специальность: Вычислительные машины, комплексы, системы и сети
Квалификация выпускника: бакалавр.

Курс: 3, 4.
Семестры: 6, 7.

Формы промежуточной аттестации:

экзамен — 6 семестр.
дифференцированный зачёт — 7 семестр.

Содержание дисциплины

Вводные сведения

Цель и задачи изучения дисциплины. Её содержание. Понятие структуры и архитектуры ЭВМ. История развития средств вычислительной техники, поколения ЭВМ. Концепция машины с хранимой в памяти программой. Принципы Фон Неймана. Классификация вычислительных машин.
Архитектура системы команд (АСК)

Классификация архитектур системы команд: CISC, RISC, VLIW. Классификация по месту хранения операндов: стековая, аккумуляторная, регистровая, с выделенным доступом к памяти.

Типы и форматы операндов. Числа с фиксированной запятой, с плавающей запятой, двоично-десятичные числа. Стандарт IEEE 754. Технологии ММХ, 3DNow, SSE. Размещение числовых данных в памяти. Выровненные данные.

Типы команд. Арифметические, логические, пересылки, ввода/вывода, передачи управления, задания режима работы. Форматы команд. Разрядность полей команды. Эволюция форматов команд. Способы адресации операндов.

АСК на примере процессоров NIOS II и семейства х86.
Функциональная и структурная организация классической ЭВМ

Типовые узлы основных устройств классической машины. Понятие цикла команды. Этапы стандартного цикла. Связь с понятиями микропрограммы и микрокоманды.
Устройства управления

Назначение и функции УУ. Уровни управляющей информации. Понятие центрального и местного УУ. Два способа построения УУ: с жесткой и программируемой логикой. Преимущества и недостатки. Структурная схема микропрограммного УУ. Структура микрокоманды. Способы адресации и организация ветвлений в микропрограммах. Кодирование микрокоманд: горизонтальное, вертикальное, смешанное. Нанопрограммирование.
Основные направления в архитектуре процессоров

Конвейеризация вычислений. Синхронные и асинхронные, линейные и нелинейные конвейеры. Конвейер команд и конфликты в нём. Структурный риск, риск по данным, риск по управлению. Проблема условного перехода и методы её решения.

Суперконвейерные процессоры и суперскалярные процессоры. Проблема неупорядоченной выдачи команд и способы её решения: переименование регистров и переупорядочивание команд. Многоядерные процессоры.
Прерывания в ЭВМ

Классификация прерываний. Аппаратные, программные, внешние, внутренние, маскируемые, немаскируемые. Особые случаи и их типы. Обработка прерываний в реальном и защищенном режимах работы на примере процессоров x86. Таблица векторов прерываний, дескрипторная таблица прерываний. Типы дескрипторов: шлюз ловушки, шлюз прерывания, шлюз задачи. Контроллер приоритетных прерываний. Его структура и принцип действия. Прерывания в процессорной системе NIOS II.
Организация многоуровневой памяти в ЭВМ

Характеристики систем памяти. Иерархия запоминающих устройств вычислительной машины. Уровни кэш-памяти. Типы кэш-памяти. Полностью ассоциативный кэш, кэш с прямым отображением, ассоциативный по множеству кэш. Алгоритмы замещения информации в заполненном кэше. Алгоритмы согласования содержимого кэш памяти и основной памяти: со сквозной записью и с обратной записью.

Оперативная память: статическая и динамическая. Принцип действия. Циклы обращения. Регенерация памяти. Банки памяти. Методы повышения фактического быстродействия динамической памяти: расслоение памяти, страничный режим работы. Микросхемы памяти: FPM, EDO, BEDO, MDRAM, SDRAM, RDRAM, CDRAM, DDRAM. Модули памяти SIPP, SIMM, DIMM.

Управление памятью в ЭВМ. Сегментированная модель памяти в реальном и защищенном режимах работы на примере процессоров x86. Понятия: логический адрес, линейный адрес, физический адрес. Структура логического адреса, понятия селектора сегмента, смещения, дескриптора сегмента. Глобальная и локальная дескрипторные таблицы.

Страничная организация памяти. Понятие виртуальной памяти. Структурные средства для её реализации. Страница линейного пространства и страница физической памяти. Двухэтапное преобразование адреса в процессорах х86. Каталог страниц, таблицы страниц. Формат элементов PDE, PTE. Ассоциативный кэш- буфер страничного преобразования (TLB). Его структура и принцип действия.
Мультизадачность в ЭВМ

Аппаратное обеспечение многозадачных ОС. Широкий и узкий смысл понятия задачи. Контекст задачи, контекстная память. Сегмент состояния задачи TSS. Шлюз задачи. Переключение задач. Вложенные задачи.
Организация шин в ЭВМ

Типы шин: системная шина, шина ввода/вывода, шина «процессор — память». Иерархия шин. Аспекты физической реализации шин. Выделенные и мультиплексируемые шины. Арбитраж шин. Особенности синхронного и асинхронного протоколов. Методы повышения эффективности шин.
Подсистема ввода/вывода

Адресное пространство ввода/вывода. Внешние устройства. Модули ввода/вывода. Способы организации ввода/вывода: программно управляемый, ввод/вывод по прерываниям, прямой доступ к памяти. Контроллер прямого доступа. Структура и принцип действия.
Организация контроля и диагностики в ЭВМ

Основные характеристики надёжности ЭВМ. Контроль функционирования и работоспособности. Аппаратный и программный контроль. Диагностирование неисправностей. Контроль передачи информации. Контроль выполнения арифметических операций. Контроль устройств памяти.
Параллельные вычислительные системы

Три вида параллелизма. Метрики параллельных вычислений. Классификация Флинна. Векторные и векторно- конвейерные вычислительные системы. Матричные вычислительные системы. Ассоциативные вычислительные системы. Системы с систолической структурой.

Литература

Основная литература:

Цилькер Б. Я., Орлов С. А. Организация ЭВМ и систем. Учебник для вузов. 2-е изд — СПб.: Питер, 2011 — 688 стр. (http://en.bookfi.net/book/720223)
Хамахер К., Вранешич З., Заки С. Организация ЭВМ. СПб.: Питер; Киев: Издательская группа BHV, 2003 — 848 с. (http://en.bookfi.net/book/487555)
Жмакин А. П. Архитектура ЭВМ. 2-е изд., перераб. и доп — СПб.: БХВ — Петербург, 2010. — 352 с. (https://ru.b-ok.cc/book/2385105/87a1cd)

Дополнительная литература:

Древс Ю. Г. Организация ЭВМ и вычислительных систем: Учебник для студ. вузов, обуч. По напр. «Информатика и вычислительная техника». — М.: Высшая школа, 2006. — 500 с.
Гуров В. В., Чуканов В. О. Основы теории и организации ЭВМ. — М.: Интернет-Университет Информационных Технологий; БИНОМ. 2006. — 272 с. (https://freedocs.xyz/pdf-41038494)
Бибило П. Н. Основы языка VHDL. Изд. 3-е. доп. — М.: Издательство ЛКИ. 2007. — 328 с. (https://rusneb.ru/catalog/000199_000009_000689580/)
Грушвицкий Р. И., Мурсаев А. X. Угрюмов Е. П. Проектирование систем на микросхемах с программируемой структурой. 2-е изд., перераб. и доп. СПб.: БХВ — Петербург, 2006. — 736 с. (http://bookre.org/reader?file=636500)
Амосов В. В. Схемотехника и средства проектирования цифровых устройств. — СПб.: БХВ — Петербург, 2007. — 560 с. (https://www.razym.ru/tehnicheskaya/electronika/259217-amosov-v-shemotehnika-i-sredstva-proektirovaniya-cifrovyh-ustroystv-2012.html).

Учебные и учебно-методические пособия:

Ефремов Н. В. Введение в систему автоматизированного проектирования Quartus II. Учебное пособие. — М.: ГОУ ВПО МГУЛ, 2011. — 147 с.
Ефремов Н. В., Бородин А.А. Инструментальные средства проектирования и отладки цифровых систем на программируемом кристалле фирмы «Altera». Учебное пособие. — М.: ФГБОУ ВПО МГУЛ, 2012. — 151 с.
Ефремов Н. В. Создание процессорной системы на кристалле ПЛИС и последующее её исследование: учебно-методическое пособие. — М.: ФГБОУ ВПО МГУЛ, 2012. — 61 с.
Ефремов Н. В. Методические указания по выполнению лабораторных работ по дисциплине «Организация ЭВМ». М.: МГУЛ 2006.

Нормативные документы

IEEE Standard VHDL Language Reference Manual, IEEE Std 1076 — 1993. (https://edg.uchicago.edu/~tang/VHDLref.pdf)
IEEE Standard for Floating-Point Arithmetic (IEEE 754) (http://irem.univ-reunion.fr/IMG/pdf/ieee-754-2008.pdf)
ГОСТ 19.701-90 (ИСО 5807-85) Схемы алгоритмов, программ, данных и систем. (http://docs.cntd.ru/document/9041994)

Ресурсы информационно-телекоммуникационной сети «Интернет» и другие электронные информационные источники

Электронно-библиотечная система издательства «Лань» (электронная учебная, методическая и научная литература по тематике дисциплины)
Электронные издания Издательства МГТУ им. Н.Э. Баумана (электронная учебная, методическая и научная литература по тематике дисциплины)
Электронный каталог библиотеки МГУЛ (учебная, методическая и научная литература по тематике дисциплины)
Электронная образовательная среда МФ (для обеспечения учебно-методическими материалами, проверки знаний студентов по различным разделам дисциплины, подготовленности их к проведению и защите лабораторных работ)
ALTERA DE 2-115. Development and Education Board. Описание учебного стенда на сайте компании INTEL.
Учебные стенды «Altera DE 2-115» и «Altera DE 2-70». Видеоматериалы.
Altera Monitor Program user manual Описание приложения АМР на сайте компании Intel.
Макетирование операционного устройства в кристалле ПЛИС учебного стенда «Altera DE 2-115». Видеоматериалы.

Лабораторные работы по дисциплине «Организация ЭВМ и систем»

Лабораторная работа № 1.
Учебно- исследовательский стенд «ALTERA DE 2-115». Приложение «Altera Monitor Program» (AMP) для работы со стендом.

Лабораторная работа № 2.
Создание мультимедийной процессорной системы на кристалле. Использование АМР для взаимодействия с параллельными портами для ввода информации с кнопок и переключателей и для отображения информации на светодиодах и семисегментных индикаторах.

Лабораторная работа № 3.
Использование АМР для компиляции, загрузки и отладки программ. Архитектура системы команд процессора NIOS II. Форматы команд и данных. Способы адресации операндов.

Лабораторная работа № 4.
Вывод информации из процессорной системы на LCD индикатор.

Лабораторная работа № 5.
Особенности выполнения команд load, store. Тестирование всех типов оперативной памяти, используемой в процессорной системе.

Лабораторная работа № 6.
Использование стека в процессорной системе. Передача параметров через стек и через регистры процессора. Выполнение команд вызова и возврата из процедур.

Лабораторная работа № 7.
Использование вложенных процедур и файлов с исходными данными в процессорной системе.

Лабораторная работа № 8.
Аппаратные, программные прерывания и особые случаи в процессорной системе.

Лабораторная работа № 9.
Исследование работы интервального таймера и применение его в приложениях пользователя.

Лабораторная работа № 10.
Использование интерфейсов JTAG для сопряжения процессорной системы с инструментальным компьютером, RS232 и инфракрасного порта для сопряжения процессорных систем, реализованных на разных стендах.

Лабораторная работа № 11.
Интерфейс PS/2. Использование его для подключения к процессорной системе клавиатуры.

Лабораторная работа № 12.
Подключение к процессорной системе устройства ввода в виде мыши.

Курсовая работа по дисциплине «Организация ЭВМ и систем»

Курсовая работа по дисциплине «Организация ЭВМ и систем» выполняется в седьмом семестре.

Каждый студент получает индивидуальное задание на проектирование арифметико-логического устройства, реализующего заданный набор операций. Для задания разрядности операндов рекомендуется использовать параметр n. Разрядность результата равна 2n для целых чисел, и n — для дробных.

В процессе выполнения работы студенты разрабатывают алгоритмы выполнения заданных операций, функциональные и принципиальные схемы составляющих блоков арифметико-логического устройства: блока операций и местного устройства управления, проводят моделирование разработанных схем, используя систему автоматизированного проектирования «QUARTUS II». Затем реализуют проект в кристалле ПЛИС учебного стенда Altera^® DE2-115, после чего проводят натурные испытания проекта с использованием ресурсов стенда.

Материалы для курсовой работы по дисциплине «Организация ЭВМ и систем».